流水线CPU设计
第一题：
在单周期CPU的基础上增加流水线寄存器，在不考虑冒险的前提下，实现一个能够执行下列指令集的流水线CPU:
addu, subu, add, and,or,slt, addi, addiu, andi, ori, lui, lw, sw
顶层模块接口定义如下:
module pipeline cpu(clock,reset);
input clock,reset;
注意:
1.基本模块(pc,im,gpr,alu,dm)定义和单周期CPU保持一致。实例化命名规则也和单周期CPU保持一致。
2.流水线CPU中reset低电平有效，同步复位。
分析：